• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種半導體裝置的測試方法。上述半導體裝置的測試方法包括提供一基板，包括一晶片區。上述晶片區包括焊墊圖案的部分，每一個上述些部分的第一區段包括一第一均勻焊墊圖案。上述方法更包括利用一第一探針卡探測一第一個上述些第一區段。將上述第一探針卡步進至一第二個上述些第一區段。利用一第一探針卡探測上述第二個上述些第一區段。
    公开号:TW201314812A
    申请号:TW101112000
    申请日:2012-04-05
    公开日:2013-04-01
    发明作者:Mill-Jer Wang；Ching-Nen Peng；Hung-Chih Lin；Hao Chen
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L22-00
    专利说明:
    半導體裝置的測試方法
    本發明係有關於一種半導體裝置的製造方法，特別係有關於一種的測試方法。
    由於積體電路(IC)的技術發展，積體電路(IC)工業因為提升各種電子構件(例如電晶體、二極體、電阻、電容等)的積集密度而歷經快速的成長。這些提升積集密度方法大部分來自於重覆降低最小元件尺寸，以允許在一既定面積中積集更多的電子構件。
    這些提升積集密度的方法實質上為二維(2D)，其中積集電子構件佔據的面積實質上位於半導體基板的表面。積體電路增加的密度及相應減少的面積通常使設計者有更大的自由來封裝積體電路晶片。許多技術係允許晶片堆疊成為不同配置。一種配置為晶片堆疊，例如為三維(3D)封裝體。另一種為於一中介層上堆疊一或多個晶片，例如為二又二分之一維(2.5D)封裝體。
    在製程中，係依常規測試封裝體的不同構件。在2.5D或3D結構，在堆疊前通常會測試不同晶片。測試步驟係浪費金錢和時間。在不同晶片上的高針腳數會使利用探針卡進行的測試製程變得困難。
    有鑑於此，本發明一實施例係提供一種半導體裝置的測試方法。上述半導體裝置的測試方法包括提供一基板，包括一晶片區。上述晶片區包括焊墊圖案的部分，每一個上述些部分的第一區段包括一第一均勻焊墊圖案。上述方法更包括利用一第一探針卡探測一第一個上述些第一區段。將上述第一探針卡步進至一第二個上述些第一區段。利用一第一探針卡探測上述第二個上述些第一區段。
    本發明另一實施例係提供一種半導體裝置的測試方法。上述半導體裝置的測試方法包括於一第一基板中形成一第一結構。上述第一結構包括一第一晶片區，且上述第一晶片區具有一第一區段和一第二區段。每一個上述第一區段和上述第二區段具有一第一焊墊圖案。上述方法更包括利用一第一探針卡探測上述第一區段和上述第二區段的上述第一焊墊圖案。上述第一探針卡步進於上述第一區段和上述第二區段之間。上述方法更包括於一第二基板中形成一第二結構，上述第二結構包括一第二晶片區，且上述第二晶片區具有一第三區段和一第四區段。每一個上述第三區段和上述第四區段具有一第二焊墊圖案。上述方法更包括利用一第二探針卡探測上述第三區段和上述第四區段的上述第二焊墊圖案。上述第二探針卡步進於上述第三區段和上述第四區段之間。上述方法還包括將上述第一結構貼附至上述第二結構。
    本發明又一實施例係提供一種半導體裝置的測試方法。上述半導體裝置的測試方法包括於一第一基板中形成一第一晶片區。上述第一晶片區包括一第一區段和一第二區段。上述第一晶片區包括一虛設焊墊，位於上述第一區段對應至上述第二區段中的一訊號焊墊的位置。上述方法更包括將一第一探針卡對準至上述第一區段；利用上述第一探針卡探測上述第一區段；將一第一探針卡對準至上述第二區段；且利用上述第一探針卡探測上述第二區段。上述方法更包括於一第二基板中形成一第二晶片區；探測上述第二晶片區；將上述第二晶片區堆疊於上述第一晶片區上，以形成一堆疊結構；對上述堆疊結構進行一第一測試步驟；封裝上述堆疊結構形成一封裝結構；對上述封裝結構進行一第二測試步驟。
    以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在不脫離本發明之精神和範圍內，任何熟悉此項技藝者，可依據此項技藝，以清楚地形成本發明其他的實施例。而本發明之保護範圍僅為申請專利範圍之附屬項所限制。
    本發明實施例特別係有關於三維積體電路(3DIC)結構的測試方法。然而，也可應用於其他實施例以測試任何積體電路結構，例如一單一積體電路(single IC)或二又二分之一維積體電路(2.5DIC)結構。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。
    用於3DIC或2.5DIC結構的構件通常具有大量的訊號焊墊，例如多於3000個焊墊。舉例來說，中介層可具有大約3600個前側焊墊及/或在後側上具有約2500個焊墊及/或凸塊。用於測試的探針卡(probe card)的針腳(pin)數量通常遠少於上述構件，例如1024個。因此，探針卡通常沒有足夠的測試針腳來完全接觸和測試這些構件。本發明實施例係尋找具有均勻形態的上述構件的焊墊及/或凸塊隔開部分，以使一個探針卡可於上述構件的隔開部分之間重覆地使用。
    第1圖為本發明一實施例之一主動元件晶圓上的一晶片區10的示意圖。晶片區10由切割道12定義而成。晶片區10係劃分為不同的區塊，其可包括不同的功能。晶片區10可包括第一區塊14、第二區塊16和第三區塊18。每一個區塊可更劃分為不同的區段。舉例來說，第二區塊16可包括一第一區段20和一第二區段22。通常一區段可使探針卡位於其中以測試晶片的功能。一區塊可與一單一區段共用同一空間。
    第2A和2B圖為之本發明一實施例之在晶片區區段中插入的虛設焊墊的示意圖。第2A圖顯示一第一區段30和一第二區段32。每一個第一區段30和第二區段32包括位於第一區段30和第二區段32中之對應位置的電源焊墊34和接地焊墊36。每一個第一區段30和第二區段32也包括位於第一區段30和第二區段32中之不同位置的訊號焊墊38。雖然每一個第一區段30和第二區段32顯示只有一個訊號焊墊38，上述區段可包括許多焊墊，其中一些焊墊可位於其他區段中的焊墊之對應位置，且其中一些焊墊並非位於其他區段中的焊墊之對應位置。
    在第2B圖中，每一個改變後第一區段30’和改變後第二區段32’中係插入一虛設焊墊40。虛設焊墊40可與晶片區中的其他元件電性隔絕，或可與晶片區中的其他焊墊重複。用於改變後第一區段30’的虛設焊墊40係插入第二區段32中的訊號焊墊38之對應位置。類似地，用於改變後第二區段32’的虛設焊墊40係插入第一區段30中的訊號焊墊38之對應位置。藉由於每一個改變後第一區段30’和改變後第二區段32’中插入虛設焊墊40的方式，改變後第一區段30’和改變後第二區段32’可具有均勻的焊墊及/或凸塊圖案，其可於測試製程中利用相同的探針卡測試。在本發明其他實施例中，可藉由避免使用虛設焊墊的區段設計方式來設計區段，使其具有均勻的圖案。注意上述區段的焊墊的數量通常等於或小於探針卡的針腳的數量，例如約介於1000至2000之間。
    第3圖為本發明一實施例之晶片區50的示意圖，其調整為具有均勻的區段52。晶片區50包括六個區段52。區段52包括一均勻焊墊圖案。可藉由如第2A和2B圖所述之插入虛設焊墊的方式來達到上述均勻圖案，或可藉由不插入虛設焊墊的方式來設計區段使其具有相同的圖案。每一個區段52更包括至少兩個區段對準標記56，位於區段52之沿其對角線的各別角落中。晶片區50更包括至少兩個晶片對準標記54，位於接近晶片區50的沿對角線的各別角落，且接近切割道12或位於切割道12中。
    第3圖的晶片區50係允許使用一個探針卡進行測試製程。本發明一實施例中的探針卡係利用晶片對準標記54來對準晶片區50，且利用區段對準標記56步進遍及區段52，以探測每一個區段52的焊墊及/或凸塊。因為區段52的圖案為均勻圖案，所以一個探針卡即可探測上述區段以測試晶片。可使用一個插入步驟將探針卡插入測試機台中，且使用利用探針卡的六個探測步驟。測試機台中一個插入步驟可包括預熱包括一晶片區的一晶圓，使測試溫度大於85℃，例如約介於105℃至125℃之間，預熱時間約為10分鐘。
    第4圖為本發明另一實施例之晶片區60的示意圖，其具有均勻的區段52和一不同的、非均勻的區段62。晶片區60包括四個均勻的區段52和一個非均勻的區段62。均勻的區段52具有一均勻的焊墊圖案。可藉由如第2A和2B圖所述之插入虛設焊墊的方式來達到上述均勻圖案，或可藉由避免插入虛設焊墊的設計方式來設計區段，使其具有均勻的圖案。非均勻的區段62可包括任何焊墊及/或凸塊圖案。
    第4圖之晶片區60係允許使用兩個探針卡進行測試製程。本發明一實施例中的第一探針卡係利用晶片對準標記54來對準晶片區60，且利用區段對準標記56步進遍及均勻的區段52，以探測每一個區段52的焊墊及/或凸塊。因為區段52的圖案為均勻圖案，所以一個探針卡即可探測上述均勻的區段52以測試晶片。可使用一個插入步驟將第一探針卡插入測試機台中，且使用利用第一探針卡的四個探測步驟。本發明一實施例中的第二探針卡係利用晶片對準標記54來對準晶片區60，且利用區段對準標記56步進遍及非均勻的區段62，以探測每一個非均勻的區段62的焊墊及/或凸塊。在本實施例中，使用各個插入步驟將第二探針卡插入不同測試機台中。因此，總共有兩個插入步驟，且可使用兩個探針卡。
    第5圖為本發明另一實施例之晶片區70的示意圖。晶片區70包括第一區段72、第二區段74、第三區段76和第四區段78。在本實施例中，第一區段72和第二區段74為交錯設置，例如於晶片區70內交錯設置，且第一區段72和第二區段74分別具有一改變的均勻焊墊圖案，類似於第2B圖中的改變後第一區段30’和改變後第二區段32’。在本發明另一實施例中，第一區段72和第二區段74係設計具有相同的焊墊圖案且不插入虛設圖案。第三區段76包括不同於第一區段72、第二區段74和第四區段78的焊墊圖案。類似地，第四區段78括不同於第一區段72、第二區段74和第三區段76的焊墊圖案。應注意雖然沒有特別描述第5圖，每一個第一區段72、第二區段74、第三區段76和第四區段78包括前述的區段對準標記56。
    第6圖顯示本發明一實施例之第三區段76和第四區段78，每一個第三區段76和第四區段78中包括一電源焊墊34、一接地焊墊36和一訊號焊墊38。在本實施例中，因為第四區段78中的接地焊墊36的位置係對應至第三區段76中的訊號焊墊38，所以第四區段78沒有改變為一均勻的圖案。本發明實施例係考慮結合任何用於不同區段之均勻圖案，例如在一晶片區上重覆均勻的區段且具有或沒有非均勻及/或不同區段。
    第5圖的之晶片區70係允許使用三個探針卡進行測試製程。本發明一實施例中的第一探針卡係利用晶片對準標記54來對準晶片區70，且利用區段對準標記56步進遍及第一區段72，以探測每一個第一區段72的焊墊及/或凸塊。第一探針卡利用區段對準標記56步進遍及第二區段74，以探測每一個第二區段74的焊墊及/或凸塊。藉由使第一區段72和第二區段74的圖案為均勻圖案，例如藉由改變方式，所以可使用一個插入步驟將第一探針卡插入測試機台中即可探測上述第一區段72和第二區段74。本發明一實施例中的第二探針卡係利用區段對準標記56來對準晶片區70和探測第三區段76，以探測第三區段76的焊墊及/或凸塊。在本實施例中，使用各個插入步驟將第二探針卡插入不同測試機台中。本發明一實施例中的第三探針卡係利用區段對準標記56來對準晶片區70和探測第四區段78，以探測第四區段78的焊墊及/或凸塊。在本實施例中，使用各個插入步驟將第三探針卡插入不同測試機台中。
    在本發明另一實施例中，第一探針卡係利用晶片對準標記54來對準晶片區70且使用每一個第一區段72的焊墊及/或凸塊來同時探測所有的第一區段72。第一探針卡利用區段對準標記56步進遍及第二區段74且使用每一個第二區段74的焊墊及/或凸塊來同時探測所有的第二區段74。第二探針卡可使用每一個第三區段76的焊墊及/或凸塊來同時探測所有的第三區段76，且第三探針卡可使用每一個第四區段78的焊墊及/或凸塊來同時探測所有的第四區段78。因此，在本實施例中可使用三個探針卡，三個插入步驟和四個探測步驟。
    第7圖為本發明一實施例之一共乘晶圓的一晶片的晶片區80的示意圖。晶片區80包括第一區塊82、第二區塊84和第三區塊86。在共乘晶圓(shuttle wafer)設計中，第一區塊82可為第一客戶的積體電路和功能電路，第二區塊84可為第二客戶的積體電路和功能電路，且第三區塊86可為第三客戶的積體電路和功能電路。第一區塊82、第二區塊84和第三區塊86可劃分為不同區段，其可使用插入虛設焊墊的方式改變為具有一均勻焊墊圖案，或者設計不具有虛設焊墊使其為具有一均勻焊墊圖案。第一區塊82包括兩個第一區段88。第二區塊84包括兩個第二區段90。第三區塊86包括一個第一區段88和四個第二區段90。第一區段88可藉由插入虛設焊墊或設計的方式使其具有一均勻焊墊圖案。第二區段90類似地具有一均勻焊墊圖案。第一區段88的圖案不同於第二區段90的圖案。應注意更多區段係表現為均勻圖案或非均勻圖案的不同組合。晶片區80係包括晶片對準標記54，且每一個第一區段88和第二區段90係包括區段對準標記56。每一個第一區塊82、第二區塊84和第三區塊86係包括區塊對準標記92，設置於區塊之沿著其對角線的不同角落。
    第7圖之晶片區80係允許使用兩個探針卡進行測試製程。本發明一實施例中的第一探針卡係利用晶片對準標記54來對準晶片區80。第一探針卡係利用區塊對準標記92對準第一區塊82、第二區塊84和第三區塊86的其中之一，且之後第一探針卡係利用區段對準標記56對準至一測試區段。利用探針卡每一個探測區段的焊墊及/或凸塊的方式來測試區塊中的區段。之後探針卡步進至區塊中具有相同圖案的每一個區段，如果有的話，以探測這些區段的焊墊及/或凸塊。一旦區塊中的測試區段被探針卡探測，上述探針卡係步進至另一個區塊，且測試第一探針卡步進遍及上述區塊內的所有測試區段，如果有的話。持續上述製程直到測試完利用第一探針卡測試的所有測試區段。使用將第一探針卡插入測試機台的一第一插入步驟，以測試藉由第一探針卡測試的測試區段。進行一類似的製程，使用第二探針卡測試具有藉由第二探針卡測試的相同圖案的其他區段。使用將第二探針卡插入測試機台的一第二插入步驟，以利用第二探針卡測試。
    在第7圖的實施例中，將包括晶片區80的晶圓插入具有第一探針卡測試機台。第一探針卡係利用晶片對準標記54來對準晶片區80，且利用第一區塊82的區塊對準標記92對準第一區塊82。第一探針卡係利用第一區段88的區段對準標記56對準第一區塊82中的第一區段88，探測焊墊及/或凸塊以進行測試。第一探針卡利用區塊之用於對準的區段對準標記56步進至第一區塊82中的其他第一區段88。然後探測此一第一區段88以進行測試。第一探針卡係利用第三區塊86的區塊對準標記92步進至第三區塊86，且利用第三區塊86的區段對準標記56對準第三區塊86中的第一區段88。探測第三區塊86的第一區段88以進行測試。
    將包括晶片區80的晶圓插入具有第二探針卡的測試機台。第二探針卡係利用晶片對準標記54來對準晶片區80，且利用第二區塊84的區塊對準標記92對準第二區塊84。第二探針卡係利用第二區段90的區段對準標記56對準第二區塊84中的第二區段90，探測焊墊及/或凸塊以進行測試。第二探針卡利用區塊之用於對準的區段對準標記56步進至第二區塊84中的其他第二區段90。然後探測此一第二區段90以進行測試。第二探針卡係利用第三區塊86的區塊對準標記92步進至第三區塊86，且利用第三區塊86的區段對準標記56對準第三區塊86中的第二區段90。探測第三區塊86的第二區段90以進行測試。第二探針卡係利用各個區段對準標記56步進遍及第三區塊86中剩餘的第二區段90，且探測這些第二區段90以進行測試。之後，從上述測試機台移開上述晶圓。
    雖然前述實施例係說明一主動元件晶圓的一晶片區，其他實施例可應用於一中介層(interposer)晶圓的一晶片區。舉例來說，一中介層的一前側晶圓黏附區可相同於或類似於第7圖所示的區塊或區段。例如藉由重新分佈遍及中介層的電性接觸形成第8圖所示之中介層的一後側基板黏附區100。基板黏附區100包括如第7圖的敘述的兩個第一區塊82，每一個第一區塊82具有兩個第一區段88，以及兩個第二區塊84，每一個第二區塊84具有兩個第二區段90。可如第7圖的敘述，使用第一探針卡和第一插入步驟來探測和測試第一區段88，且使用第二探針卡和第二插入步驟來探測和測試第二區段90。然後可使用兩個探針卡的四個步驟，其中每一個探針卡使用兩個插入步驟來進行後側測試製程。可使用兩個探針卡進行中介層的前側測試(例如第7圖)和後側測試(例如第8圖)製程。
    第9圖為本發明一實施例之一三維積體電路(3DIC)結構或二又二分之一維積體電路(2.5DIC)結構的測試方法110。在步驟112中，依據適當的製程製造一中介層。在步驟114、116中，依據適當的製程製造數個IC晶片。步驟112、114、116可包括插入虛設焊墊或設計中介層或晶片，以具有均勻的區段圖案。在步驟118、120和122中，例如使用如上述實施例討論的探測技術或使用其他適當的測試技術來測試上述中介層或晶片。在步驟124中，於已知的良好中介層上堆疊已知的良好晶片成為一個2.5DIC或3DIC結構。然後，在步驟128中，於例如藉由使用一模塑封装材料(molding compound)封裝上述結構及/或黏附一基板。在步驟130中，使用例如如上述實施例討論的測試技術或其他測試技術之適當的測試技術再一次測試上述結構。
    本發明實施例可達到下述優點。舉例來說，本發明實施例可允許使用數量較少的探針卡來測試數量較多的晶片焊墊及/或中介層。數量較少的探針卡可降低先前技術所使用許多專有探針卡的製造費用。並且，本發明實施例可減少測試一個晶片及/或積體電路結構的時間。舉例來說本發明實施例可避免使用一道插入步驟，藉由避免使用一道加熱步驟以減少測試時間。另外，本發明實施例可適用於2.5DIC或3DIC結構。
    本發明一實施例係提供一種半導體裝置的測試方法。上述半導體裝置的測試方法包括提供一基板，包括一晶片區。上述晶片區包括焊墊圖案的部分，每一個上述些部分的第一區段包括一第一均勻焊墊圖案。上述方法更包括利用一第一探針卡探測一第一個上述些第一區段。將上述第一探針卡步進至一第二個上述些第一區段。利用一第一探針卡探測上述第二個上述些第一區段。
    本發明另一實施例係提供一種半導體裝置的測試方法。上述半導體裝置的測試方法包括於一第一基板中形成一第一結構。上述第一結構包括一第一晶片區，且上述第一晶片區具有一第一區段和一第二區段。每一個上述第一區段和上述第二區段具有一第一焊墊圖案。上述方法更包括利用一第一探針卡探測上述第一區段和上述第二區段的上述第一焊墊圖案。上述第一探針卡步進於上述第一區段和上述第二區段之間。上述方法更包括於一第二基板中形成一第二結構，上述第二結構包括一第二晶片區，且上述第二晶片區具有一第三區段和一第四區段。每一個上述第三區段和上述第四區段具有一第二焊墊圖案。上述方法更包括利用一第二探針卡探測上述第三區段和上述第四區段的上述第二焊墊圖案。上述第二探針卡步進於上述第三區段和上述第四區段之間。上述方法還包括將上述第一結構貼附至上述第二結構。
    本發明又一實施例係提供一種半導體裝置的測試方法。上述半導體裝置的測試方法包括於一第一基板中形成一第一晶片區。上述第一晶片區包括一第一區段和一第二區段。上述第一晶片區包括一虛設焊墊，位於上述第一區段對應至上述第二區段中的一訊號焊墊的位置。上述方法更包括將一第一探針卡對準至上述第一區段；利用上述第一探針卡探測上述第一區段；將一第一探針卡對準至上述第二區段；且利用上述第一探針卡探測上述第二區段。上述方法更包括於一第二基板中形成一第二晶片區；探測上述第二晶片區；將上述第二晶片區堆疊於上述第一晶片區上，以形成一堆疊結構；對上述堆疊結構進行一第一測試步驟；封裝上述堆疊結構形成一封裝結構；對上述封裝結構進行一第二測試步驟。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
    10、50、60、70、80．．．晶片區
    12．．．切割道
    14．．．第一區塊
    16．．．第二區塊
    18．．．第三區塊
    20、30、72、88．．．第一區段
    22、32、74、90．．．第二區段
    34．．．電源焊墊
    36．．．接地焊墊
    38．．．訊號焊墊
    40．．．虛設焊墊
    30’．．．改變後第一區段
    32’．．．改變後第二區段
    50、60、70．．．晶片區
    52、62．．．區段
    54．．．晶片對準標記
    56．．．區段對準標記
    76．．．第三區段
    78．．．第四區段
    82．．．第一區塊
    84．．．第二區塊
    86．．．第三區塊
    92．．．區塊對準標記
    100．．．基板黏附區
    110．．．方法
    112、114、116、118、120、122、124、126、128、130．．．步驟
    第1圖為本發明一實施例之一主動元件晶圓上的一晶片區的示意圖。
    第2A和2B圖為之本發明一實施例之在晶片區區段中插入的虛設焊墊的示意圖。
    第3圖為本發明一實施例之晶片區的示意圖，其調整為具有均勻區段。
    第4圖為本發明另一實施例之晶片區的示意圖，其具有均勻區段和一不同區段。
    第5圖為本發明一實施例之晶片區的示意圖，其包括交錯的區段。
    第6圖為本發明不同實施例之區段的示意圖。
    第7圖為本發明一實施例之一共乘晶圓的一晶片的晶片區的示意圖。
    第8圖為本發明一實施例之中介層的一基板背面黏附區的示意圖。
    第9圖為本發明一實施例之一結構的測試方法。
    80．．．晶片區
    12．．．切割道
    88．．．第一區段
    90．．．第二區段
    54．．．晶片對準標記
    56．．．區段對準標記
    82．．．第一區塊
    84．．．第二區塊
    86．．．第三區塊
    92．．．區塊對準標記
    权利要求:
    Claims (11)
    [1] 一種半導體裝置的測試方法，包括下列步驟：提供一基板，包括一晶片區，該晶片區包括焊墊圖案的部分，每一個該些部分的第一區段包括一第一均勻焊墊圖案；利用一第一探針卡探測一第一個該些第一區段；將該第一探針卡步進至一第二個該些第一區段；以及利用一第一探針卡探測該第二個該些第一區段。
    [2] 如申請專利範圍第1項所述之半導體裝置的測試方法，其中該基板包括包含一主動晶片的一晶圓或包含一中介層的一晶圓，當基板為包含該中介層的該晶圓時，該晶片區位於該中介層上。
    [3] 如申請專利範圍第1項所述之半導體裝置的測試方法，其中提供該基板的步驟包括於該基板中形成該晶片區，形成該晶片區的步驟包括於該第一個該些第一部分、該第二個該些第一部分或其組合中插入一虛設圖案。
    [4] 如申請專利範圍第1項所述之半導體裝置的測試方法，其中每一個該些部分包括該第一均勻焊墊圖案，該些部分的一第二區段包括不同於該第一均勻焊墊圖案的一非均勻焊墊圖案，且該半導體裝置的測試方法更包括利用一第二探針卡探測該第二區段。
    [5] 如申請專利範圍第1項所述之半導體裝置的測試方法，其中每一個該些部分的第二區段包括一第二均勻焊墊圖案，該些第一區段和該些第二區段於該晶片區交錯，該第一探針卡係同時探測該些第一區段，且該半導體裝置的測試方法更包括：利用該第一探針卡同時探測該些第二區段；以及利用一第二探針卡探測該些部分的第三區段。
    [6] 如申請專利範圍第1項所述之半導體裝置的測試方法，其中該晶片區包括一第一區塊和一第二區塊，該第一區塊包括該第一個該些第一區段，且該第二區塊包括該第二個該些第一區段，其中該第一區塊和該第二區塊各自包括一區塊對準標記，探測該第一個該些第一區段和探測該第二個該些第一區段的步驟各別包括分別使用該第一區塊和該第二區塊的該區塊對準標記。
    [7] 如申請專利範圍第1項所述之半導體裝置的測試方法，其中該晶片區包括一晶片對準標記，且每一個該該些焊墊圖案的部分包括一部分對準標記，探測該第一個該些第一區段和該第二個該些第一區段的步驟各別包括分別使用該第一個該些第一區段和該第二個該些第一區段的該晶片對準標記和使用該部分對準標記。
    [8] 一種半導體裝置的測試方法，包括下列步驟：於一第一基板中形成一第一結構，該第一結構包括一第一晶片區，該第一晶片區具有一第一區段和一第二區段，每一個該第一區段和該第二區段具有一第一焊墊圖案；利用一第一探針卡探測該第一區段和該第二區段的該第一焊墊圖案，且該第一探針卡步進於該第一區段和該第二區段之間；於一第二基板中形成一第二結構，該第二結構包括一第二晶片區，該第二晶片區具有一第三區段和一第四區段，每一個該第三區段和該第四區段具有一第二焊墊圖案；利用一第二探針卡探測該第三區段和該第四區段的該第二焊墊圖案，且該第二探針卡步進於該第三區段和該第四區段之間；以及將該第一結構貼附至該第二結構。
    [9] 如申請專利範圍第8項所述之半導體裝置的測試方法，其中該第一結構包括一中介層且該第二結構包括一晶圓，或者其中該第一結構包括一第一晶圓且該第二結構包括一第二晶圓。
    [10] 一種半導體裝置的測試方法，包括下列步驟：於一第一基板中形成一第一晶片區，該第一晶片區包括一第一區段和一第二區段，該第一晶片區包括一虛設焊墊，位於該第一區段對應至該第二區段中的一訊號焊墊的位置；將一第一探針卡對準至該第一區段；利用該第一探針卡探測該第一區段；將一第一探針卡對準至該第二區段；利用該第一探針卡探測該第二區段；於一第二基板中形成一第二晶片區；探測該第二晶片區；將該第二晶片區堆疊於該第一晶片區上，以形成一堆疊結構；對該堆疊結構進行一第一測試步驟；封裝該堆疊結構形成一封裝結構；以及對該封裝結構進行一第二測試步驟。
    [11] 如申請專利範圍第10項所述之半導體裝置的測試方法，其中該第一晶片區包括一第三區段，且該半導體裝置的測試方法更包括下列步驟：將不同於該第一探針卡的一第二探針卡對準至該第三區段；以及利用該第二探針卡探測該第三區段。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI483328B|2015-05-01|半導體裝置的測試方法
    US10067181B2|2018-09-04|Testing holders for chip unit and die package
    US8664540B2|2014-03-04|Interposer testing using dummy connections
    US7598523B2|2009-10-06|Test structures for stacking dies having through-silicon vias
    KR101623645B1|2016-05-23|모노리식 적층형 집적 회로 테스팅을 위한 회로 및 방법
    US9513332B2|2016-12-06|Probe card partition scheme
    CN103887193B|2016-12-28|用于三维集成电路测试的装置
    US9754847B2|2017-09-05|Circuit probing structures and methods for probing the same
    KR101643462B1|2016-07-27|모놀리식 적층형 집적 회로를 검사하기 위한 회로 및 방법
    JP2013519227A|2013-05-23|多様な集積回路チップバンプピッチを有する半導体装置
    US7535239B1|2009-05-19|Probe card configured for interchangeable heads
    US20070035318A1|2007-02-15|Donut-type parallel probe card and method of testing semiconductor wafer using same
    Marinissen et al.2018|Solutions to multiple probing challenges for test access to multi-die stacked integrated circuits
    Kim et al.2013|Non-contact wafer-level TSV connectivity test methodology using magnetic coupling
    KR100798724B1|2008-01-28|웨이퍼 테스트 방법 및 이를 위한 프로브 카드
    US20120168751A1|2012-07-05|Integrated Circuit Test Units with Integrated Physical and Electrical Test Regions
    US9069015B2|2015-06-30|Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
    JP2012023278A|2012-02-02|半導体装置および半導体装置の製造方法
    Chen et al.2018|Smart GDBC Screening for high quality IPD
    EP2872906B1|2017-02-15|Interface board of a testing head for a test equipment of electronic devices and corresponding testing head
    TW202113364A|2021-04-01|用於電磁屏蔽之電路探針
    Mak2014|Microbumps—To probe or not?
    KR20100067861A|2010-06-22|프로브 카드 및 그 제조방법
    同族专利:
    公开号 | 公开日
    CN103035549B|2015-12-02|
    TWI483328B|2015-05-01|
    US8614105B2|2013-12-24|
    CN103035549A|2013-04-10|
    US20130078745A1|2013-03-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US7173444B2|2000-04-04|2007-02-06|Ali Pourkeramati|Structure and method for parallel testing of dies on a semiconductor wafer|
    US6777818B2|2001-10-24|2004-08-17|Intel Corporation|Mechanical support system for a thin package|
    US6630685B1|2002-06-24|2003-10-07|Micron Technology, Inc.|Probe look ahead: testing parts not currently under a probehead|
    US8519512B2|2006-09-22|2013-08-27|Taiwan Semiconductor Manufacturing Company, Ltd.|Test line placement to improve die sawing quality|
    CN101078746B|2007-07-11|2010-06-23|凤凰微电子（中国）有限公司|多芯片封装体内部连接的边界扫描测试结构及测试方法|IT1395368B1|2009-08-28|2012-09-14|St Microelectronics Srl|Schermatura elettromagnetica per il collaudo di circuiti integrati|
    US9129973B2|2011-12-07|2015-09-08|Taiwan Semiconductor Manufacturing Company, Ltd.|Circuit probing structures and methods for probing the same|
    KR20140076840A|2012-12-13|2014-06-23|에스케이하이닉스 주식회사|집적 회로와 그를 이용한 반도체 메모리 장치|
    JP6377936B2|2014-04-01|2018-08-22|エイブリック株式会社|半導体ウェハ|
    TWI565951B|2015-08-24|2017-01-11|旺矽科技股份有限公司|探針頭|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/247,071|US8614105B2|2011-09-28|2011-09-28|Production flow and reusable testing method|
    [返回顶部]